

Продолжение. Начало в № 3`2008

Иосиф КАРШЕНБОЙМ iosifk@narod.ru

Краткий курс HDL. Часть 8. Моделирование в ModelSim SE

Как добраться до ModelSim?

Практически все современные программные инструменты, которые поставляют фирмы — производители микросхем, содержат в своем составе средства для симуляции проектов. То же можно сказать и о компаниях разработчиках программного обеспечения. Их программные инструменты также содержат в своем составе средства для симуляции проектов. Часть этих программных продуктов имеет собственные встроенные симуляторы, другие программы — нет. Но практически все эти программы имеют возможность подключать внешние симуляторы. Наиболее часто для отладки проектов используют симулятор ModelSim, который стал фактически промышленным стандартом. Более полную информацию о программе можно получить на сайте фирмы Mentor Graphic [1] или на сайте фирмы «Мегратек».

Как добраться до ModelSim в Quartus?

Для того чтобы получить информацию по применению программы ModelSim совместно с программой Quartus, обратитесь к [2].

Как добраться до ModelSim в ISE?

Для того чтобы получить информацию по применению программы ModelSim совместно с программой ISE, обратитесь к [3].

Как добраться до ModelSim в Actel Libero IDE?

Перед тем как непосредственно описывать работу с симулятором ModelSim, необходимо сделать небольшое описание: какие действия надо выполнить в программе Actel Libero IDE для начала симуляции проекта.



Для запуска симулятора ModelSim предварительно должен быть создан файл тестбенча. Его можно сделать в текстовом редакторе, добавив в каталог Stimulus в окне списка файлов проекта или нажав кнопку *WaveFormer* в окне на закладке *Project Flow* (рис. 1).

Файл, созданный в окне *WaveFormer*, будет автоматически добавлен в список файлов для симуляции.

Кнопка *Stimulus Editor* позволяет добавлять и удалять файлы для тестбенча (рис. 2).



Рис. 2. Кнопка Stimulus Editor

Для добавления нового файла в список файлов для тестбенча нажмите кнопку *Stimulus Editor* и в открывшемся окне добавьте файл.

Для изменения списка файлов тестбенча нажмите мышкой на стрелку в левом верхнем углу кнопки *Stimulus Editor* и в раскрывшемся списке выберете пункт Organize Stimulus. В открывшемся окне (рис. 3) добавьте или удалите файлы для симуляции.





Рис. 4. Для запуска симуляции необходимо нажать кнопку ModelSim

Для запуска симуляции нажмите кнопку ModelSim (рис. 4).

Программа Actel Libero IDE позволяет симулировать исходный проект (проекты) после синтеза, размещения и трассировки кристалла. Для выбора нажмите на стрелку в левом верхнем углу на кнопке *ModelSim* и в раскрывшемся списке выберите режим симуляции (рис. 5).



Рис. 5. Выбор режима симуляции

Создание Verilog-модели цифровой системы

В этом разделе мы начнем проверять модели в симуляторе. В примере 1 показан файл модуля, описывающий таймер. Таймер имеет разрядность, задаваемую параметром Width, и по умолчанию она равна 4. На таймер поступают обычные сигналы: Clk — сигнал системной синхрочастоты и Reset — сигнал асинхронного сброса. Таймер загружает-

37

ся данными, поступающими по шине Data при наличии разрешающего сигнала Load. Выходные сигналы — Out — это шина счетчика и сигнал Time, показывающий окончание счета и, следовательно, то, что выдержка времени завершена.



содержащий описание таймера

В примере 2 приведен файл простейшего тестбенча для проверки модуля Timer4. Однако проверка данного модуля — это только первый и довольно простой шаг, поэтому мы сразу перейдем к следующему файлу. В примере 3 приведен файл **STATMACH.v**, в который установлен Timer4. Кроме того, в этом же модуле дано описание статического автомата. Задержка, вырабатываемая таймером, — фиксированная и задается в строке:

```
reg [4:0] tmr_delay = 5;
```

Автомат выполняет переход только по получении сигнала от таймера:

if(tmr_ready) state = next_state; Пример 3 показывает, как можно выполнить программируемую задержку для статических автоматов. Обратите внимание на то, что в файле **STATMACH.v** нет строки:

`timescale 1ns / 10 ps

Отсутствие данной директивы приведет в дальнейшем к тому, что симулятор выдаст предупреждение об этом.

nescale 1ns / 10 ps module test timer parameter TWidth=4; reg Clk, Reset, Load; reg [TWidth-1:0] Data; wire [TWidth-1:0] Out; Timer4 #(.Width (TWidth)) dut (Out, Time Load, Data, Clk Reset); initial // Clock generator begin Clk = 0#10 forever #10 Clk = !Clk; end initial // Test stimulus begin Reset = 0: #10 Reset = 1; #40 Reset = 0; Data=4'b0011; Load = 0: #90 Load = 1; #200 Load = 0; #50000 \$stop; end initial \$monitor(\$stime, Reset, Data, Clk, Time, Load, Out); endmodule

Пример 2. Файл простейшего тестбенча для проверки модуля Timer4

```
module statmach
         (clk,
            reset,
           in,
            out);
     input clk;
      input [3:0] in;
     input reset;
output [4:0] out;
      reg [4:0] out;
     reg [3:0] state, next_state;
     wire tmr_ready;
reg tmr_load = 1
     reg [4:0] tmr delay = 5;
     parameter s0 = 0, s1 = 1, s2 = 2, s3 = 3;
// FSM register
   always @(posedge clk or posedge reset)
  begin: statreg
if (reset)
```

state = s0;

if (tmr_ready)

ماده

state = next_state; // FSM conbinational block always @(state) begin: FSM case (state) s0: next state = s1: s1: next_state = s2; s2: next_state = s3; s3: next state = s0; end always @(state) begin: outputs case (state) s0: out = 5'b00011; s1: out = 5'b00110; s2: out = 5'b01100; s3: out = 5'b11000; default: out = 5'b11111; endcase end // outdata Timer4 #(5) TIMER // These parameters can be overridden (.Out (), .Time (tmr_ready), .Load (tmr_load), .Data (tmr delav), .Clk (clk), .Reset (reset)); endmodule Пример 3. Файл STATMACH.v.

в который установлен Timer4, и в этом же модуле дано описание статического автомата

Теперь переходим к файлу тестбенча для проверки модуля **STATMACH.v**.

В примере 4 приведен файл tstatmach.v, в который установлен модуль STATMACH.v. В примере 5 приведен файл паттернов для тестбенча по проверке модуля STATMACH.v. Основная цель данного примера — показать то, как производится чтение данных из файла паттерна и как эти данные можно использовать при симуляции. В файле паттернов в каждой строке считываются различные по формату данные.

Работа с файлами и примеры отладки

Итак, в примере 4 приведен файл tstatmach.v. А в примере 5 приведен файл паттернов для тестбенча по проверке модуля tstatmach.v. В данном примере тестбенча мы будем производить чтение данных из файла паттерна, а полученные данные — использовать при симуляции. В файле паттернов в каждой строке считываются различные по формату данные — это **time**, **bin**, **dec** и **hex**. В приведенном примере из этих данных в тестбенче будут использоваться только первые две переменные — **time** и **bin**, а остальные переменные — **dec** и **hex**. — будут считываться, но не будут использоваться в тестбенче.

Тестбенч состоит из трех фрагментов, начинающихся с initial.

Первый фрагмент формирует синхрочастоту, подаваемую на DUT. Это можно сделать при помощи выражения:

#10 forever #10 clk = !clk;

Второй фрагмент формирует сигнал «сброс», подаваемый на DUT. Это делается при помощи трех выражений:

reset $= 0;$
#10 reset = 1;
#30 reset = 0;

Третий фрагмент формирует все остальные сигналы, подаваемые на DUT. Это делается в блоке file_block.

Файл, определенный как INPUT_FILE_ NAME "vectors.pat", открывается только для чтения. Если файл открылся успешно, то в цикле while (c!=`EOF) производится считывание строк файла паттерна до тех пор, пока не будет обнаружен конец файла. При считывании строк паттерна выполняется проверка на то, что данная строка не заремаркирована. Сначала произволится считывание первого символа строки паттерна. Это производится в строке файла if (c == "/"), и, если это условие выполняется, то считывается вся строка паттерна: **r** = **\$fgets**(**line**, **file**), но эти данные не используются. Если же первый считанный символ не равен "/", то он возвращается в строку. Далее из строки паттерна считывается значение времени. Проверяется, не обогнало ли текущее время моделирования время, читаемое из паттерна. Затем программа выполняет задержку, так, чтобы текущее время моделирования стало равным тому значению времени, которое мы прочли из паттерна. И после этого считываются все остальные данные из паттерна. Бинарные данные, считываемые из паттерна, имеют разрядность 4 бита. Но из этих 4 битов в тестбенче используется только младший бит. И его значение назначается регистру:

in = bin[0];

По окончании работы с паттерном файл закрывается. При изменении значений переменных, командой \$display на монитор выводятся значения этих переменных.

		(1111
// Name File	: tstatmach.v	//
// Autor	: Iosif Karshenboim	//
// Company	:	//
// Description	: Testbench	//
// Start design	: 16.10.2003	//
// Last revision	: 16.10.2003	//
	///////////////////////////////////////	/////
`timescale 1ns	/ 10 ps	
`define EOF 32	hFFFF_FFF	
`define NULL	0	
`define MAX_	LINE_LENGTH 1000	
`define INPUT	_FILE_NAME "vectors	.pat"
module test_st	atmach;	
reg clk, reset, in	n;	
reg [31:0] tmp	_value;	
wire out;		
statmach		
dut (clk, in,	reset, out);	
initial // Clock	generator	

begin clk = 0;#10 forever #10 clk = !clk: initial // Test stimulus begin reset = 0; #10 reset = 0; #30 reset = 0; end integer file; reg [31:0] c, r; reg [3:0] bin; reg [31:0] dec, hex; real real time reg [8*`MAX_LINE_LENGTH:0] line; /* Line of text read from file */ initial begin : file block /*timeformat task ::= \$timeformat [(units number, precision_number, suffix_string, minimum_field_width)];*/ mini \$timeformat(-9, 3, "ns", 6); file = \$fopen(`INPUT_FILE_NAME, "r"); if ((file != `EOF) & (file != 0)) \$display("The input file was opened successfully."); else begin \$display("ERROR: unable to open the input file."); \$finish // if (file == `NULL) // If error opening file // disable file_block; // Just quit c = \$fgetc(file); \$display("time bin decimal hex"); while (c != `EOF) begin /* Check the first character for comment */ if (c == "/") r = \$fgets(line, file); begin // Push the character back to the file then read the next time r = \$ungetc(c, file); r = \$fscanf(file, "%f:\n", real_time); // Wait until the absolute time in the file, then read stimulus if (\$realtime > real_time) \$display("Error - absolute time in file is out of order -%t", real time);

else #(real_time — \$realtime)
r = \$fscanf(file," %b %d %h\n",bin,dec,hex); in = bin[0];end // if c else c = \$fgetc(file);

end // while not EOF \$fclose(file);

```
$stop;
```

```
end // initial
```

// Display changes to the signals always @(bin or dec or hex)

\$display("%t %b %d %h", \$realtime, bin, dec. hex);

endmodule // read_pattern

Пример 4. Тестбенч — модуль test_statmach, файл tstatmach.v

// This is a pattern file // time bin dec hex :0001111 : 0001 1 1 : 0010 1 1 : 0010 20 020 10 20.0 50.02 :0111 5 FFF 62.345 : 0100 4 DEADBEEF 75.789 : 0XX1 2 ZzZzZzZz 200.0 :0010 20 020 : 1010 25 F2A

Пример 5. Файл паттернов для тестбенча tstatmach.v

Моделирование тестбенча

Для моделирования будем использовать программу ModelSim, ставшую за последнее время промышленным стандартом. Первым шагом будет создание проекта. После запуска программы ModelSim SE открывается основное окно программы (рис. 6).



Для того чтобы начать моделирование, необходимо создать новый проект. Для этого в главном меню выбираем *File*→*New*→*Project*. Появится окно Create Project.

Для создания проекта выполним следующие шаги: нам необходимо указать имя проекта и путь к файлам проекта, название рабочей библиотеки:

- 1. В окне Project Name укажем имя проекта My_testbench).
- 2. В окне Project Location укажем рабочую директорию (E:/My_testbench).
- 3. В окне Default Library Name оставим имя work.
- 4. Нажмем ОК (рис. 7).

My_testbench		-
Project Location		
Default Library Nan work	ne	
	OK Can	cel

пути к файлам проекта и название рабочей библиотеки

Если пользователь программы захочет повторно создать проект с тем же именем, в той же рабочей директории, то программа выдаст предупреждение о том, что проект с этим именем уже существует. Если мы не хотим менять имя проекта, и старый проект нам не нужен, то в таком случае в этом окне необходимо указать «Да» (рис. 8).

38

(2)	A project of	of this name alrea	idy exists. Do you wan	t to overwrite it
4				
		Yes	No	

Если же файлов для проекта еще нет, то в открывшемся окне выбираем пункт **Create New File**. Откроется окно для ввода текстовых файлов. И далее создаем файлы проекта один за другим. Если файлы для данного проекта уже имеются, то в открывшемся окне *Add Items to the Project* выбираем Add **Existing File** (рис. 9).

Click on the icon to	add items of that type
Create New File	Add Existing File
Create Simulation	Create New Folde

Рис. 9. Добавление файлов в проект в окне Add Items to the Project

После выбора Add Exiting File появится окно Add file to Project (рис. 10).

E:/My_testbench/tstatmach.v	v E:/My_testbench/STATM/ Brow	rse
Add file as type	Folder	
 Reference from current loca 	OKC	ance

в проект файла

Добавляем файлы в проект либо по очереди, либо это можно сделать одновременно, если отметить сразу несколько файлов. В окне *Workspace* поочередно появляются имена добавляемых файлов проекта (рис. 11). Файлы будут расположены в том порядке, в ко-



тором они были добавлены в проект. Но для работы компилятора необходимо указать иерархию файлов. Это можно сделать либо вручную, либо автоматически.

Чтобы установить порядок компиляции файлов вручную, необходимо учесть, что компиляция осуществляется согласно иерархии описания проекта, и сначала на компиляцию должны поступать следующие файлы:

- описания модулей нижнего уровня (в примере это описание Timer4.V);
- затем описания модулей верхнего уровня, содержащие установленные модули, которые описаны в модулях нижнего уровня, и т. д. (в примере это описание STSTMASH.v);
- последний файл это тестбенч.

Выберем второй путь. Для этого в главном меню надо выбрать *Compile*→*Compile* Order, далее появится окно *Compile* Order.

Итак, выбираем Auto Generate и после этого нажимаем ОК. Если файлы не содержат ошибок, то компилятор выдаст в нижнем окне *Transcript* соответствующие сообщения. В данном примере эти сообщения имеют вид, представленный на рис. 12.

|--|

Рис. 12. Сообщения компилятора

В окне *Workspace* напротив имен файлов знак вопроса после компиляции заменяем на «галочку» (рис. 13).

Если программа содержит ошибку, то в нижнем окне *Transcript* появится сообщение об этом.

Двойной щелчок на сообщении об ошибке выдает строку Verilog-текста, в которой может быть ошибка (однако на самом деле ошибка может быть совершенно в другой строке — синтаксис Verilog сложный, и так же, как и компиляторах языка Си, ошибка может быть в строке перед указанной строкой).

Выдача текста Verilog-файла для редактирования осуществляется после двойного щелчка по имени соответствующего файла.

XOX D	S Corione 3
Wokspace # # # X	
There	Model Sim .
# 3 compiles, 0 failed with no errors.	

Далее переходим к заданию опций моделирования. Для этого в главном меню необходимо выбрать: *Simulate*—*Runtime Options*, появится окно *Runtime Options*. Задать:

- *Default Radix—Symbolic* (формат представления данных);
- *Default Run→100 ns* (время одного шага моделирования при пошаговом моделировании);
- *Iteration Limit→5000* (число событий моделирования, событие — изменение сигнала).

Остальное — по умолчанию, нажать ОК (рис. 14).

elavA Radix	Suppress Warnings: From Synopsys Packages From IEEE Numeric SId Packages			
C Octal C Decimal C Unsigned C Hescadecimal C ASCII	Default Run [100 ms ns Iteration Limit [5000	Default Force Type C Freeze C Drive C Deposit		

в окне Runtime Options

Следующим шагом будет установка верхнего модуля проекта для симуляции в окне *Start Simulation*. Выбрать в главном меню *Simulate—Start Simulation*, появится окно *Start Simulation* (рис. 15).



Рис. 15. Окно Start Simulation для указания верхнего модуля проекта

В окне *Start Simulation* необходимо выполнить следующие установки: раскрыть библиотеку work, выбрать (двумя щелчками) имя верхнего модуля проекта (test_statmach), остальное можно оставить по умолчанию. Нажать OK (рис. 16).

После выбора верхнего модуля проекта в окне *Workspace* появится закладка *sim*, и внешний вид программы будет такой, как на рис. 17.

При загрузке скомпилированных файлов будут выданы следующие сообщения (рис. 18).

Первое из этих сообщений говорит о том, что один из файлов проекта не содержит ди40

проектирование

Design VHUL Versiog	1	The second second second	0	
▼ Name	Туре	Path		-
E- work	Library	work		
- in statmach	Module	E:/My_testbench	VSTATMACH.V	
- M test_statmach	Module	E:/My_testbench	Astalmach.v	
m fill warsoon	1 abran	E:/My_testbench	/ Limer4.v	
C fil inte	Library	SMODEL_TECH	/	
T In modelin Ib	Library	SMODEL TECH	/ modelim D	_
and and	Library	SMODEL TECH	/ /std	
E and std developerskit	1 ibearu	SMODEL TECH	/ /std developersk	
4				
Design Unit(s)			Resolutio	n
work.test_statmach			default	-
Uptimization				- 1
Enable optimization			Optimization Opti	ont
10				
Рис. 16. Выбран н	модуль	верхнего ур	<u>ок</u> и	Cancel
Рис. 16. Выбран I колектий I PULS 4.0: Сок. Чем. Топик Сокра Smulter Сок. Чем. Топик Сокра Smulter	модуль	верхнего ури	ОК 1	Cancel
Рис. 16. Выбран I ининбаль яб РЦГ & Асс бак же лина соций знайн 126 Гай у Хала В (ССС)	модуль • Абб Тоок • Абб Тоок	BepxHero ype	ОК О	Cancel
Рис. 16. Выбран I вениба 57 PULS 4.0: бё тем Геник соцей Знайк 10 Б. 40 (3 Ла 68 201) 11 (3 Геник 2014) 13 (3 Ла 68 201)	модуль Абб Тоок Аб тоок Аб тоок	Bepxhero ype wodee rep 아버지 같이 같이 이 아파지 같이 아파지 않는 아빠지 않는 아	 ОВНЯ 2 жек р.	Cancel
Рис. 16. Выбран н минибан (СКИЗ 4 ос бален г лина Сорби Зайла (Сален г лина Сорби Зайла) (Полона) Сален (Сален сорби Зайла) (Полона) Сален сорби Зайла)	модуль • Абб Тоок • Тоок • • • • • • • • • • • • • • • • • • •	BepxHero ypi	 ОВНЯ ? ХОХ Ф.[Cancel
Рис. 16. Выбран I мензізі К Р.Ш. 4.60 Сан. тон тонас Соції. Зананії В Сан. 1 Сан. 1 Сан. 1 1 1 Сан. 2 Сан. 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	MOДУЛЬ	Bepxhero ypr widee reb 아버 값 값 같 이 Conten	 ОВНЯ ЖНХ В	Cancel
PHC. 16. Buidpan I description of PHUS 4.00 Get Were Formed Couple Souther Set Town of Day 10 State P Set Town	MOДУЛЬ Add Tools Add Tools Add Tools Add Tools Contensed Add Tools Add Tool	Bepxhero ypr	 ОВНЯ —	Cancel
Рис. 16. Выбран I венсибан 57 РИЛ 4.00 бет чем Ринас Соцей Знайа 100 С 60 У 100 - 100 - 100 100 С 600 У 100 - 100 - 100 100 - 100 - 100 - 100 - 100 ная Соцей У 100 - 100 - 100 - 100 ная Соцей У 100 - 100 - 100 - 100 ная Соцей У 100 - 100 - 100 - 100 - 100 ная Соцей У 100 - 100 - 100 - 100 - 100 - 100 ная Соцей У 100 - 1	MOДУЛЬ	Bepxhero ypi	овня	Cancel
Рис. 16. Выбран и менебаль к разба Але ба тем толик сокре зание в Са в за во сокре зание на сокре за сокре зание на сокре за сокре зание на сокре за сокре за сокре зание на сокре за сокре за сокре за сокре за на сокре за сокре за сокре за сокре за сокре за на сокре за сокре за сокре за сокре за сокре за на сокре за сокре за сокре за сокре за сокре за на сокре за сокре за сокре за сокре за сокре за на сокре за сокре за сокре за сокре за сокре за на сокре за сокре за сокре за сокре за сокре за сокре за на сокре за сокре за сокре за сокре за сокре за на сокре за сокре за сокре за сокре за сокре за сокре за на сокре за сокре	MOДУЛЬ Add Tools Add Tools	Bepxhero ypr woder Net 상태 및 경 contest	овня 	Cancel
Рис. 16. Выбран I менензия с рано боло бат теля Гонис Соци Statute Сала теля Гонис Соци Statute Сала	MOДУЛЬ Add Tools Add	Bepxhero ypo	 овня lodel Sim .	Cancel
PHC. 16. Buldpan I describes ST PLUS 4.00: Get Were Former Couple Souther De Couple Souther Souther De Couple Souther Souther De Couple Souther Souther Description Des	MOДУЛЬ Add Tools A St Tools A St Tools A St Tools A St Tools A Decession A D	Bepxhero yp	овня 	Cancel
Рис. 16. Выбран I вообства 57 PUID & 0;с об тока Токак Сорф Знайся об токак Токак Сорф Знайся об токак Токак Сорф Знайся об тока	MOДУЛЬ Add Took A S 10 10 C	верхнего ури у ш д а соно м	ок овня Э жок в lodel Sim	Cancel C)16
Рис. 16. Выбран и менеских грана Але ба тем Грана Але ба тем Грана Але тем тема	MOДУЛЬ Add Toole A Construction A Construct	Bepxhero ypr	ок овня - > хох в lodel Sim	Cancel
PHC, 16. Buildpart I Mediatiss EPUES 6.0: Control Trend Control Control Trend Control Control Control Trend Control Control Control Trend Control Control Control Trend Control Control Control Trend Control Control Control Trend Control Control Control Trend Control Con	MOДУЛЬ Add Tools Add	Bepxhero ypr	овня 2 жж в lodel Sim -	(C) to
PHC. 16. Buidpan I recention ST PUID & COL Col Year Former Could Studie Col Year Former Could Studie Col Year Could Studie The Could Studies Could Studies Could Studies Studies Studies Studies Could Studies	MOДУЛЬ Add Toole A S	Bepxhero ypr	ок (овня - 2 жж в) lodel Sim .	(C) te
PHC. 16. Buidpant I terretiste ST PLID & OC Town Towner Cooke Statute Towner Towner Cooke Statute Towner C	MOДУЛЬ Add Took Add Took A	Bepxhero ype	ок о овня coeня locel Sim .	Cancel
PHC. 16. Buidpant I mediations of politic Action for them formed coole insulator for them formed coole insulator in the formed in the formed insulator in the formed in the formed insulator in the formed in the formed insulator in the formed insulator insulator in the formed insulator insulator in the formed insulator	MOДУЛЬ Add Tools	BEDXHELO ADD	ок ()	Cancel

рективы `timescale, а два других — о том, что часть портов вывода одного из модулей задействована лишь частично.

Следующим шагом будет открытие окна Wave. Для этого в окне Workspace, в закладке *sim*, выделим строку с названием модуля верхнего уровня test_statmach. Теперь кликнем правой клавишей мышки по этой строке и в открывшемся меню выберем строку Add→Add to Wave. При этом откроется окно Wave и в него будут загружены названия сигналов модуля test_statmach. Внешний вид этого окна программы показан на рис.19.

Выполним команду Run All. Это можно выполнить, нажав кнопку 🖪. При выполне-

A N Secol a result				ind X and X	C 100 1 400 1	
NACE Course	111	25.000.1	H G 21 H	中国的 月 日本 月	1 100 1 20 11	A NON
A B B I C C C C	#∋+					
14 per 14 200	mere default					
Indance	And_stationship					
- I Be, black	And strength	6d H				
10-11 O.I	10-4 Ant stenado	76				
THE PLOT WREEK	Ana_damahi		1000			
-3 EMPLOT-WREEK	A CONTRACTO		10000000			
NINETALATS	10- And stanachi	(
	10 Ant_classes/1		100			
BALWAYSETT2	Bro Ard_stametry		and the local division of the local division			
	And demail.					
	() Strat, statush A					
			1000			
		Sper .	0.01	Tre	214)ee
1 1	Con Con		Line Date			_
Of marine land		2020	200			
Careford County Inc.						
and the						
"Waring (-on-2015) E.My Ind Barlow And statusehold	BenchAdamach-(87) PR	COPC] - Put size	(# or #) does not me	Ach connection siz	e Dille pot 'ef.	
"Warring brain 2015) E Joby, test	thench-histomach v(17) (17)	(DPC) - Post size	β or ≌does not me	ich connection siz	e (1) for part 'out'.	
SIM 12 voie work test, statmach						
vin wok test_stateach		THE PARTY OF	and the second se			
nject My_testbench New	0 ps Delta 0	O ps to	9660 ps			

- vsim work.test_statmach
- # vsim work test_statmach
- # Loading work.test_statmach
- # Loading work.statmach
- # ** Warning: (vsim-3009) [TSCALE] Module 'statmach' does not have a `timescale directive in effect, but previous modules do. # Region: /test_statmach/dut # Loading work. Timer4
- ** Warning: (vsim-3015) E:/My_testbench/tstatmach.v(17): [PCDPC] Port size (4 or 4) does not match connection size (1) for port 'in'.
- Region: /test_statmach/dut Warning: (vsim-3015) E:/My testbench/tstatmach.v(17): [PCDPC] — Port size (5 or 5) does not match connection size (1) for port 'out'. Region: /test_statmach/dut.

Рис. 18. Сообщения компилятора

run -all	
# The input file w	as opened successfully.
# time bin decima	l hex
# 0.000ns 0001	1 00000001
# 20.000ns 0010	20 00000020
# 50.020ns 0111	5 00000fff
# 62.340ns 0100	4 deadbeef
# 75.790ns 0xx1	2 ZZZZZZZZ
# 200.000ns 0010	20 00000020
# Break at E:/My_	testbench/tstatmach.v line 103

Рис. 20. Сообщения компилятора

нии программы симулятор выдаст сообщения (рис. 20).

Появилось сообщение о том, что симуляция закончилась по команде \$stop, находящейся на строке 103, в файле tstatmach.v.

Теперь в окне *Wave* появились временные диаграммы (рис. 21).



Рис. 21. Сигналы для модуля test_statmach изображены в окне Wave

Необходимо заметить, что, выполнив команду Run All, можно получить временную диаграмму, которая будет иметь неудобный для визуального восприятия масштаб. Возможно, диаграмма будет или сильно сжата, или, наоборот, растянута. Поэтому она визуально может не восприниматься как правильно выполненная. Чтобы изменить масштаб по времени для временных диаграмм, можно воспользоваться кнопками для изменения масштаба. Кнопка 🗵 — «увеличить масштаб», кнопка 🖾 — «уменьшить масштаб».

Если по каким-либо причинам моделирование не останавливается при симуляции файла, то такое бесконечное (зациклившиеся) моделирование можно остановить командой главного меню Simulate → Break, либо нажатием кнопки Break . Во время работы симулятора текущее время моделирования непре-

Kee	p.
V	List Format
	Wave Format
	Breakpoints
	Logged Signals
V	Virtual Definitions
	Assertions and Functional Coverage
	Restart Cancel
	Restart Cancel

Рис. 22. Меню в окне Restart

рывно увеличивается, и текущее время выволится внизу окна *Wave*.

Если мы хотим перезапустить симуляцию, то сначала нам необходимо будет выполнить Restart. Для этого нажимаем кнопку Restart 🗉. Откроется окно *Restart* (рис. 22). После нажатия на кнопку Restart в этом окне программа снова вернется в основное окно, при этом диаграммы сигналов будут очищены.

Теперь можно добавить еще несколько диаграмм в окно *Wave*.

В окне *Workspace* выделим строку dut это наш проверяемый модуль. В меню выполнить комапнды $Add \rightarrow Wave \rightarrow Selected$ Instance. В результате этих действий сигналы компонента dut, установленного в модуле test_statmach, будут добавлены в окно Wave.

После этого можно снова нажимать кнопку Run. Симулятор вновь выполняет моделирование (рис. 23) и при этом в окне Transcript



Рис. 23. Наблюдаемые сигналы для модулей test_statmach и dut в окне Wave

# time bin decima	l hex		
# 0.000ns 0001	1 00000001		
# 20.000ns 0010	20 00000020		
# 50.020ns 0111	5 00000fff		
# 62.340ns 0100	4 deadbeef		
# 75.790ns 0xx1	2 zzzzzzz		

Рис. 24. Сообщения при выполнении программы

| 41

выдаются сообщения (рис. 24).

- Какие цели достигнуты в этом примере? 1. Показано, как создаются, устанавливают-
- ся и используются модули разных уровней. В этом примере есть модули трех уровней. Показано, как передавать параметры в установленный модуль. Показано, как привязывать сигналы к установленному компоненту.
- Показано, как выполнять тестбенч с применением файлов паттерна. Преимущества такого выполнения проектов в том, что после изменений параметров в паттерне нет необходимости выполнять компиляцию проекта. Надо просто использовать Reset и запустить симуляцию.
- Показано, как выводить на монитор информацию во время симуляции.

На этом моделирование примера будет завершено. При выходе из системы моделирования в рабочей директории появятся (рис. 25):

• директория *work* (в ней находятся скомпилированные файлы проекта);

work]		
My_testbench	mpf	
My_testbench.	cr mti	
STATMACH	V	
Timer4	¥	
VL tstatmach	<u> </u>	
₩ <u>Ľ</u> ¥\$IM	WI	

- системный файл My_testbench.mpf сохраненного проекта цифровой системы (двойной щелчок вызовет систему моделирования и загрузит сохраненное состояние проекта);
- системный файл vsim.wlf временной диаграммы (двойной щелчок вызовет систему моделирования и откроет окно Wave с сохраненной временной диаграммой).

На этом описание работы с программой ModelSim закончим. В этом разделе показаны только самые необходимые действия для первого ознакомления с работой программы. Автор не ставил себе целью показать все тонкости ее работы. Поэтому он настоятельно рекомендует читателям самостоятельно провести более глубокое знакомство с руководством по использованию программы ModelSim.

В следующем разделе мы рассмотрим вопросы, связанные с использованием параметров при написании файла модели.

Литература

- 1. http://www.mentor.com/training_and_services/ training/courses/functional_verification/202339.cfm
- 2. http://www.altera.com/support/software/ nativelink/simulation/modelsim/ eda_pro_msimfull_setup_proj.html
- 3. http://toolbox.xilinx.com/docsan/xilinx9/help/ iseguide/mergedProjects/dkxilinx/html/
- pp_process_configure_modelsim_simulator.htm 4. www.megratec.ru