Страница по JTAG.

 

На этой странице будут представлены материалы по применению интерфейса JTAG.

Мой интерес в этом вопросе:

  1. Сами JTAG адаптеры, особенно работающие по USB;
  2. JTAG-тестирование плат на припайку компонентов;
  3. Загрузка FPGA;
  4. Отладка проектов пользователя через JTAG, как через порт общего назначения.

 

Сначала ссылки на фирмы производители софта, JTAG адаптеров и прочее. Конечно, есть фирмы-гиганты, такие как ADI, Xilinx, Altera. Их и так все знают, поэтому ссылок на них будет мало.

Как я выяснил, эти фирмы занимают странную, на мой взгляд, позицию. «Мы Вам поставляем наш JTAG адаптер, и он работает только с нашим софтом. Остальное должно быть для Вас закрыто» - вот их позиция…

 

Ссылки:

http://jtag.ru/index.html

http://jtag.com/index.html

http://www.amontec.com

http://www.acculogic.com/index.php

http://www.xjtag.com/index.php

http://www.dilogic.hr

http://www.segger.com

http://thepiratebay.org/details.php?id=3408593

http://www.elprotronic.com/home.html

http://www.goepel.com

http://www.pld.ttu.ee/applets

http://www.universalscan.com

http://www.corelis.com

http://www.asset-intertech.com

http://njnmnp.narod.ru/usbblaster/usbblaster.html

 

Открытый софт по JTAG, BSDL-парсер и т.д.:

http://www.jtag.tk

http://developer.berlios.de/projects/openocd

 

Описание SVF

http://www.asset-intertech.com/support/svf.pdf

 

ОписаниеHierarchical Scan Description Language Syntax Specification

http://www.asset-intertech.com/support/hsdlspec.pdf

 

 

 

Теперь мои статьи по этому сюжету:

 

"Виртуальные кнопки и светодиоды, или Неизвестное обо всем известном JTAG-сканировании"- Статья о JTAG тестировании.

http://iosifk.narod.ru/jtag_testing.pdf

 

"Микропроцессор своими руками, 4. Как отладить встроенный в FPGA микроконтроллер?"

 

Это продолжение серии о том, как в FPGA выполнить проектирование микроконтроллера. В этом и последующих "эпизодах" будет кратко написано о том, как сделать отладочный компонент в FPGA и как отлаживать проект через порт JTAG.

К этим "эпизодам" почти доделаны программные инструменты и еще не совсем доделаны проекты в FPGA. И здесь хочу сказать, что проекты эти делаю так, как позволяет время... Конечно, кто-то может все сделать лучше и, возможно, красивее. Я не возражаю. Пришлите мне Вашу версию файлов с указанными места исправлений и я с удовольствием выложу их здесь. Моя цель не в том, чтобы обозначить себя, а в том, чтобы читателям было понятно и чтобы это все работало. Эти файлы распространяются на обычных условиях – то есть их можно свободно использовать. Я при этом не несу никакой юридической ответственности, если у Вас что-то не будет работать или что-то сломается – это ведь не коммерческий продукт.

И еще. Не делайте так, как иногда поступает г-н А. Строгонов. Если уж Вы хотите исправить или переписать файлы проекта, ну например с AHDL или сVerilog'а на VHDL, то не называйте это своей разработкой. И оставляйте в комментариях файла первичное название разработки и имя разработчика.

 

http://iosifk.narod.ru/jtag/debug_1.pdf

Эта часть статьи о том, что такое «собственно отладить микроконтроллер». "КиТ" №9 · 2006

http://iosifk.narod.ru/jtag/debug_2.pdf Эта часть статьи о том, что такое «порт JTAG». Терминология: порт JTAG, 1149 и т. д. "КиТ" №10 · 2006"

http://iosifk.narod.ru/jtag/debug_3.pdf Эта часть статьи о том, как выглядят аппаратные средства сопряжения, о предлагаемом программном инструменте, о симуляции в Верилоге. "КиТ" №11 · 2006"

http://iosifk.narod.ru/jtag/my_tap_port.zip Это симуляции в Верилоге к "КиТ" №11 · 2006"

http://iosifk.narod.ru/jtag/get_id_sim.zip Это картинка того, что должно получиться - результат симуляции в Верилоге к "КиТ" №11 · 2006"

Вот обещанный проект:

 

http://iosifk.narod.ru/jtag/Src_open.zip Это исходники того проекта, что описан в статье "КиТ" №10 · 2006" и "КиТ" №11 · 2006". Надо еще раз подчеркнуть, что этот проект я рассматривал только как учебный проект для статьи. Он сделан для LPT-порта в расчете на то, что LPT адаптеры легко спаять и самому. На самом деле гораздо удобнее работать через USB. Если использовать DLP2232, то программа станет гораздо проще, тк для DLP2232 есть библиотека для JTAG. Правда, нельзя делать загрузку FPGA. Поэтому для отладки проекта в FPGA удобнее пользоваться LPT адаптером, а для граничного сканирования - DLP2232. Программу эту я проверял только для чтения ID и определения числа микросхем в цепочек. Движок таблицы тестирования тоже работает. Переходы выполняются. На большее мне не хватило времени. Но этот проект плавно перерос в другой. Хочется сделать USB адаптер, который бы было можно использовать и для тестирования и для загрузки FPGA. Так что этот проект от статьи пока отложен до лучших, т.е. более свободных времен. Если кто-либо хочет дополнить, подправить этот проект – буду только рад. Пришлите мне Вашу версию и я ее выложу здесь.

 

Я надеюсь, что мне удастся вернуться к этому проекту и использовать его для отладки FPGA.

 

http://iosifk.narod.ru/jtag/Rel.zip Это exe файлы и библиотеки того проекта, что описан в статье "КиТ" №10 · 2006" и "КиТ" №11 · 2006".

Вроде бы выложил все. Но если не хватает какой либо библиотеки – то напишите и я добавлю.

Да, и еще здесь драйвера giveio разных лет. Там где есть exe файл – надо просто его запустить и он сам поставит драйвера.

 

Продолжение следует….

...

Вот еще статьи про JTAG тестирование:

 

JTAG тестирование. Подробно описан формат BSDL файла на примере процессора BlackFin. Напечатано в "Современной Электронике"!


"JTAG тестироване" Эта статья о том, что такое «порт JTAG». Терминология: порт JTAG, 1149 и т. д. "Современная Электроника" №2 · 2007"

"JTAG тестироване" Продолжение в журнале "Современная Электроника" №3 · 2007"

"JTAG тестироване" Продолжение в журнале "Современная Электроника" №4 · 2007"

"JTAG тестироване" Продолжение в журнале "Современная Электроника" №5 · 2007"




"JTAG-тестироване" Видео - презентация


 

Hosted by uCoz


Hosted by uCoz